masterhead masterhead  masterhead

S3PE: 超並列ビジョンチップアーキテクチャ

概要

SPEアーキテクチャの思想を基に、新たに設計されたビジョンチップアーキテクチャが、 S3PE (Simple and Smart Sensory ProcessingElements) である。S3PEでは、 SPEの基本方針を継承した上で、集積化のために、(1) ランダムメモリアクセス、 (2) メモリマップI/O方式、(3) 演算機能の簡略化、(4) 命令サイクルの分割 を採用し、 コンパクトなPEの設計を実現した。また、アーキテクチャの検証のため、 HDLによる回路設計とシミュレーションを行なったほか、4x4のFPGAチップを開発し、 1サイクルあたり154nsの速度で動作することを確認している。


参考文献

  1. 小室孝, 鈴木伸介, 石川正俊:超並列ビジョンチップアーキテクチャ, 電子情報通信学会コンピュータシステム研究会(フォールトトレラント研究会, 集積回路研究会共催) (新潟, 1995.4.28)/電子情報通信学会技術報告, CPSY95-19, Vol.95, No.21, pp.63-69
  2. Takashi Komuro, Idaku Ishii, and Masatoshi Ishikawa : Vision Chip Architecture Using General-Purpose Processing Elements for 1ms Vision System, Workshop on Computer Architectures for Machine Perception(CAMP'97) (Boston, 1997.10)(to be appeared)

東京大学 情報理工学系研究科 システム情報学専攻 ・創造情報学専攻 / 工学部 計数工学科 石川妹尾研究室
Ishikawa Senoo Laboratory WWW admin: www-admin@k2.t.u-tokyo.ac.jp
Copyright © 2008 Ishikawa Senoo Laboratory. All rights reserved.
logo