masterhead masterhead  masterhead

ビジョンチップコントローラの設計


概要

様々な応用分野でビジョンチップが幅広く普及するためには, ビジョンチップアーキテクチャが持つ高速リアルタイム性と汎用性を維持する、 さらには向上させる制御アーキテクチャを設計する必要がある。 そこで1msビジュアルフィードバックシステムの開発を基本とした、 ビジョンチップシステムの新たな制御アーキテクチャを提案し、 その思想の具現化に向けたコントローラの設計・試作を行った。

1msビジュアルフィードバックシステムにおける問題点を整理する(なお、 現状でも相当複雑なアルゴリズムでなければ、1ms以下のサイクルで動作する)と、 (1)上位コンピュータからのインストラクション送出速度の限界, (2)上位コンピュータと出力回路間のI/Oボトルネック, (3)ビジョンチップの上位コンピュータへの従属 というものがあった。 これらの問題点を解決し、高速リアルタイム性及び汎用性を維持・向上させるために、 新たなビジョンチップ制御アーキテクチャは, (A)プログラムメモリの設置, (B)システムとしての演算能力の独立性, (C)階層型制御, (D)分散モジュール化によるソフトウェア制御といった設計方針を採用した。

また実際にコントローラFPGAチップの設計・試作を行い、 Actel社のACT3セルライブラリを用いて約4000ゲートで実現された。 またこれまで試作されたビジョンチップの並列処理回路、 出力回路と同程度の速度である4分周した制御クロックの1サイクルに約100nsで動作可能なものである。


参考文献

  1. 村田達也, 松内良介, 石井抱, 石川正俊:超並列・超高速ビジョンチップシステムの制御アーキテクチャ, 電子情報通信学会パターン認識・メディア理解研究会 (小樽,1997.11.20)/電子情報通信学会技術報告(to be appeared)
  2. 村田達也, 松内良介, 石井抱, 石川正俊:超並列・超高速ビジョンチップの制御構造, 日本機械学会ロボット・メカトロニクス'97講演会 (東京, 1997.6.8)/講演会論文集, pp.1089-1092
Ishikawa Senoo Laboratory, Department of Information Physics and Computing, Department of Creative Informatics,
Graduate School of Information Science and Technology, University of Tokyo
Ishikawa Senoo Laboratory WWW admin: www-admin@k2.t.u-tokyo.ac.jp
Copyright © 2008 Ishikawa Senoo Laboratory. All rights reserved.