高速モーメント演算のための可変長パイプライン総和回路

概要

ビジョンチップなどの超並列画像システムで高速にモーメント特徴量を 計算するため、Fig. 1 に示すビットシリアル総和回路が提案されている。 この回路は、画素単位で均質な回路構成を保っていることから、センサ アレイに付加するのに適したものとなっているが、回路パスが長いため に動作周波数をそれほど高められないことや、出力が安定するまでの間 に信号が何度も反転することから電力消費が多いといった欠点があった。

そこで、各段の加算器を遅延クロックで制御するとともに、列選択の信 号をいったん FIFO に格納し、遅延クロックのタイミングに合わせてア レイに送信することで、Fig. 2 に示すような可変長のパイプラインを 構成した。これにより、前述の問題を解決するだけでなく、外部制御 信号のタイミングに対して常に最適な動作速度で演算を行うことができ ることになる。

Fig.1 ビットシリアル総和回路


Fig.2 可変長パイプラインアーキテクチャ

参考文献

1. 小室孝，鏡慎吾，石川正俊：ドミノ論理を用いた可変長パイプライン総和回路と機能イメージセンサへの応用， 第8回システムLSIワークショップ講演資料集およびポスター資料集, pp.259-262 (2004)
2. 鳥居晋太郎, 小室孝, 石川正俊：ビジョンチップにおけるモーメント計算回路のパイプライン化, 電子情報通信学会技術研究報告, Vol.103, No.216, ICD2003-42, pp.19-24 (2003)
3. 小室孝, 石井抱, 中坊嘉宏, 石川正俊：デジタルビジョンチップのためのモーメント抽出アーキテクチャ, 電子情報通信学会技術報告, Vol.PRMU99-51, pp.17-22 (1999)